隨著市場需求的增加和技術的發展，微電子封裝正逐步向小型化、集成化和低成本化方向發展，封裝形式不斷從二維封裝向3D堆疊封裝推進。同時，傳統摩爾定律（Moore's Law）的特征尺寸不斷逼近集成電路工藝工藝的物理極限。單純地縮小芯片特征尺寸已經不能滿足半導體技術和電子產品發展的需要。 -in-（in，SiP）技術從封裝技術的角度芯片粘結的三種方法?集成電路封裝的基本工藝流程?，成為延續摩爾定律的又一技術路線，越來越受到關注并得到應用。

從互連技術的角度，SiP可以分為兩類：①通過傳統的芯片組裝技術實現多個芯片或器件的封裝，如引線鍵合、膠帶自動鍵合（TAB）、倒裝芯片鍵合， ETC。; ② 芯片堆疊是通過直接互連實現的，例如通過硅通孔（TSV）技術將一個芯片直接連接到另一個芯片。圖 1 顯示了國際半導體技術路線圖 (ITRS) 中總結的當前 SiP 的主要封裝結構。可以看出，系統級封裝不再是單一的封裝技術，它包括引線鍵合、倒裝芯片鍵合、TAB、封裝堆疊（PoP）、封裝嵌入（PiP）、芯片堆疊（CoC）、混合開發以及封裝工藝的集成，例如晶圓級封裝 (WLP)、硅通孔 (TSV) 和掩埋基板。 SiP集成了多種封裝工藝，內部結構復雜，使用的材料多樣，可靠性問題更加復雜。

經過多年的努力，人們對SiP的可靠性進行了大量的研究工作，并取得了一定的成果。筆者將介紹SiP產品在熱應力、機械應力和電磁干擾下的可靠性研究現狀和主要失效機理，分析用于航空航天領域的SiP產品在可靠性方面存在的問題，并提出相關建議。

1 SiP的可靠性研究現狀

與單片集成電路相比，SiP內部復雜的封裝結構以及各種芯片和元器件的組合結構，使其對熱應力、機械應力和電磁干擾更加敏感，容易出現故障。

1.1 熱應力

當芯片和元器件高度集成時，產品組裝和焊接時溫度分布會不均勻；在運行過程中，隨著內部芯片和元器件發熱的增加，溫度會不斷升高，尤其是功率器件的存在。溫度分布不均勻和異常高溫的出現會導致SiP內部封裝結構損壞，不同材料之間會因熱膨脹系數不一致而出現熱失配，出現分層、裂紋等界面失效。

SiP在設計過程中主要通過熱仿真分析其熱應力分布和可能的熱點，并通過相應地改變SiP設計來改進其熱設計。中電29的季星橋利用有限元分析方法對SiP中的兩個高密度芯片組件，芯片堆疊和倒裝鍵合進行熱仿真分析，發現倒裝芯片鍵合芯片的溫度高于相同環境下的芯片堆疊。包裹。鄧等人。成大教授利用計算流體動力學軟件建立了回流焊爐的熱分布模型，通過數值模擬建立了SiP的共軛傳熱模型，進一步研究了回流焊過程中SiP的熱行為。通過實驗驗證了仿真的有效性。張敏樹等研究了回流焊后堆疊焊球的形狀，發現在回流焊過程中，由于上層器件的翹曲，堆疊的焊球會呈現出不一致的焊接形狀，如圖2、通過仿真發現，雪人堆焊球的應力集中比桶焊球的應力集中更嚴重，認為現有標準無法對堆焊球的可靠性進行適當的測試和評估對于內部缺陷對熱應力的影響，日本大學等進行了相應的研究。他們通過有限元方法分析了硅通孔（TSV）結構中存在空洞時的熱應力大小和分布，發現熱應力主要集中在空洞周圍，如圖3所示。

在高溫狀態下，如果引入高濕度條件，塑封SiP產品更容易出現腐蝕、爆米花、熱濕應力失效等問題。華南理工大學廖曉宇研究了濕熱環境下SiP的應力分布，發現濕應力主要集中在芯片與其他材料的界面處。基板與芯片之間，芯片與芯片之間。在同樣的濕熱環境下，兩芯片SiP封裝的可靠性受頂層芯片的影響更為顯著。課題組還通過有限元軟件對溫度循環條件下的雙芯片SiP封裝進行了應力應變分析，發現底部芯片、膠層和塑料封裝接觸的四個角承受最大的應力和應變。在熱負載的作用下，芯片越薄，SiP封裝承受的熱應力越大；鍵合層越薄，SiP封裝承受的熱應力越小。當芯片厚度小于200 μm時，熱應力會顯著增加，而SiP封裝的熱應力受塑料封裝材料特性的影響很大。

1.2 機械應力

隨著SiP在各行各業的應用越來越廣泛，芯片或器件的堆疊所帶來的機械可靠性挑戰也逐漸成為備受關注的問題。 SiP在機械應力方面的可靠性主要與堆疊封裝的厚度和尺寸、熱失配、焊點可靠性和封裝硬度有關。

當SiP產品中堆疊的薄芯片采用打線方式互連時，由于鍵合工藝會給芯片帶來很大的應力，所以在內部互連時要特別注意鍵合線的跨距尺寸。當堆疊芯片的厚度在75μm左右時，很少進行引線鍵合以避免芯片破損；當堆疊芯片的厚度增加到150μm以上時，鍵合線的跨度可以達到2mm。目前，通過TSV、微凸塊等先進堆疊工藝的應用，國內堆疊封裝實現的堆疊芯片數量已達到128層。

由于硅基芯片的壓阻效應，SiP封裝引入的機械應力會影響產品的性能。由于硅晶片、基板、模塑料和鍵合材料之間的熱失配，SiP 在使用過程中會承受熱機械應力。因此，選擇合適的封裝材料，使用合理的工藝流程，有利于降低熱機械應力。模擬技術的引入可以模擬新設計的SiP產品的熱失配應力，有利于降低產品的熱機械應力。

SiP 產品具有復雜的互連系統。焊點的可靠性關系到異種材料之間電氣和機械連接的可靠性，在很大程度上決定了產品的質量。在循環彎曲和跌落等機械應力的作用下，SiP的主要失效點集中在焊點位置，尤其是在封裝體硬度較大時。密封劑的較高剛度將更多的力傳遞到焊球，加速互連故障。此外，傳遞到內部的力會導致基板變形和翹曲，從而導致芯片破損、基板鍵合和分層以及封裝與基板之間的焊接。在有限元模擬分析的基礎上，Lee 等人。在新加坡，考慮了蠕變、彈性和塑性應變等多種失效機制，并應用 Cofin-疲勞壽命定律成功預測了各種封裝焊點的疲勞強度；將CSP跌落測試的可靠性與仿真結果進行對比，詳細分析跌落過程中焊球的變形情況。西安電子科技大學韓培宇通過對SiP進行機械結構振動分析和可靠性計算，實現了SiP系統上芯片位置和尺寸的優化。

1.3 電磁干擾

SiP作為一種高度集成的封裝技術，具有高速、高密度、高功耗、低電壓、大電流的發展趨勢。產品的抗電磁干擾能力對新產品的成敗起著關鍵作用。配電網絡 (PDN) 設計和電源完整性 (PI) 研究面臨的挑戰越來越大。

理想的供電系統提供恒定電壓，但實際供電系統并不穩定。這是因為供電網絡是分布式網絡，存在大量的寄生電阻、寄生電感、寄生電容和導納。圖 4 顯示了串聯逆變器的示意圖。晶體管的柵極是輸入端，漏極是輸出端。晶體管的柵極可以等效為 MOS 電容器（金屬氧化物半導體襯底）。當電路切換時，電容器包括兩個過程：充電過程達到“1”電平和放電過程達到“0”電平。電路工作的速度是由開關時電容器充放電的速度決定的，而電源和地線上的寄生電阻和寄生電感會減慢電容器的充放電速度。因此，設計一個低阻抗的電源系統可以有效地保證芯片穩定的電壓和電流。數字電路的開關電路中的瞬態電流或模擬電路的操作會通過 PDN 產生瞬態開關噪聲 (SSN)。瞬態開關噪聲（SSN）引起的電壓波動會嚴重影響三極管的工作狀態：①當芯片電源引腳間的電壓過小時，會阻止三極管的反相； ②當芯片電源管腳之間的電壓過大時，芯片的可靠性也會出現； ③電壓波動耦合到靜態晶體管電路，可能導致信號誤觸發； ④電壓波動會導致驅動器輸出波形延遲，嚴重時還會出現信號時序問題，表現為數字電路中的抖動。

隨著芯片堆疊數量的增加和 I/O 互連密度的增加，SiP 產品在設計過程中需要關注電源完整性、信號完整性和電磁干擾 (EMI)。其中，電源完整性涉及配電網設計中電源噪聲的降低和電壓波動的抑制；信號完整性（SI）主要是由PND導通引起的系統噪聲引起的；電磁干擾主要來自電源/地平面之間的共振感應邊緣輻射和三維混合芯片堆疊之間的感應耦合。圖 5 是一個典型的 3D 系統級封裝原理圖，清楚地描述了系統級封裝中的電源完整性、信號完整性和 EMI 問題。改變 SiP 中的堆疊順序、縮短敏感芯片的鍵合線長度、減少鍵合線等技術改進不僅可以提高信號完整性，還可以降低 EMI。

針對電磁干擾對SiP可靠性的影響，大多是通過產品結構設計、工藝改進等技術手段提高其電磁兼容性。關于外部電磁環境干擾對SiP可靠性影響的文獻研究相對較少。

1.4 SiP的失效機制

失效機理是指導致電子產品失效的物理和化學過程。導致電子產品失效的機理主要有疲勞、腐蝕、電遷移、老化和過應力等物理化學作用。失效機制對應的失效模式通常是不一致的，不同的產品在相同的失效機制下會表現出不同的失效模式。 SiP產品引入了各種新材料和新工藝，尤其是越來越復雜多樣的接口和互連方式，必然會引入新的失效機制和失效模式。 SiP的基本組成部分包括芯片、組件和互連結構。不同功能的芯片通過鍵合等方式安裝在基板上，通過引線鍵合、倒裝鍵合、鍵合、穿硅通孔等方式實現電連接。根據SiP的內部結構組成，圖 6 顯示了它的主要失效機制。

隨著電子產品向高密度集成化、功能多樣化、小型化方向發展，傳統的故障分析方法已不能完全滿足當前技術發展的需要。為滿足SiP產品的失效分析，實現對內部互連結構和芯片內部結構的失效點定位，分析技術必須向高空間分辨率、高電熱測試靈敏度和高靈敏度方向發展。頻率。目前，半導體器件失效分析的測試項目及相關設備主要有以下幾種。

①外觀檢查：光學顯微鏡、掃描電子顯微鏡和電子探針。

②電氣特性測試：器件功能測試機和半導體參數分析儀。

③無損分析：X射線、掃描聲學顯微鏡（C-SAM）、氣密性檢測和粒子沖擊噪聲測試儀（PIND）。

④內部外觀檢查及故障部位：酸蝕封蓋機、機械探針測試臺等

為了更好地滿足SiP產品的失效定位，3D X射線、同步熱發射（LIT）和磁顯微等無損缺陷檢測和定位技術，以及液晶熱點檢測、紅外成像、微光微技術（EMMI）、激光束電阻異常檢測技術（）、聚焦離子束等破壞性缺陷檢測與定位技術不斷得到開發和應用。

2 個問題

SiP概念于1990年代提出，經過多年發展，已廣泛應用于多個領域。但由于SiP本身結構復雜，我國的半導體技術與西方發達國家相比有很大差距。國內航空航天SiP在可靠性領域還存在以下問題。

(1)缺少國內高可靠性SiP產品。現階段發達國家在系統級封裝技術研發方面處于領先地位，包括美國、德國、比利時、日本、韓國、新加坡、中國臺灣等國家或地區，如美國憑借其完整的半導體產業結構，在集成電路設計和終端等應用市場推動系統級封裝的發展由于SiP產業依賴于整個半導體產業鏈的合作，與國外和臺灣相比，中國大陸的半導體產業起步較晚，整體水平仍有差距，尤其是在核心零部件設計制造領域，在國家政策支持下，長電科技、天水天華、通通等國內封裝企業富微電子等高校和科研院所先后開展了SiP研究，在3D封裝設計、混合信號芯片測試方法、TSV關鍵工藝等方面取得了一定進展。

國產SiP產品的整體可靠性與國外產品相比還有差距，尤其是在航空航天等對可靠性要求較高的領域。由于航天產品本身數量較少，無法量產，且大多采用手工作坊的方式生產，導致SiP產品良率無法保證。同時，受限于國產芯片、材料、工藝、設備和封裝設計水平，部分航天SiP芯片性能指標低、抗ESD能力差、內部互連不穩定、易干擾、塑料封裝材料易受潮固有缺陷造成的故障現象，產品可靠性差。為發展高可靠性的航空航天SiP，應以國內航空航天關鍵型號關鍵部件化學工業為龍頭，不斷推進SiP產品全產業的自主發展。

( 2)SiP產品測試分析能力不足。

用于航空航天的 SiP 產品設計是一項綜合了多種技術的復雜技術。設計過程需要考慮如何實現各種工藝、電路和三維互連結構的高密度集成，需要全面優化電氣、熱和機械（機械）性能芯片粘結的三種方法?集成電路封裝的基本工藝流程?，需要全局平衡信號/電源完整性、EMC /EMI 和空間環境影響。國內現有的一些測試單位不具備對復雜的大規模/超大規模集成電路、微波元器件等的完整測試能力，也不具備完整的SiP測試分析能力。這本身與SiP中核心芯片嚴重依賴進口有關，也與目前國內半導體行業分工精細，缺乏能夠掌握SiP設計和測試的復合型人才有關。芯片和組件。另外，國內對SiP的分析文獻主要分析單一結構在單一應力下的可靠性，缺乏其在綜合應力下的整體可靠性分析評估，與產品的實際應用環境存在較大差異，無法使用。用于航空航天等高可靠性。對性應用中的 SiP 產品進行有效的可靠性評估。

( 3)SiP產品評價標準體系不完善。

目前，航空航天SiP的評價標準主要以2002年《混合集成電路通用規范》為依據。但是，航天SiP是介于獨立設備和組件之間的“特殊群體”。它的分析不僅要考慮外部環境的熱效應、機械應力、電磁干擾等問題，還要考慮器件本身的熱效應。 、材料匹配、電磁干擾等問題，特別是新結構、新工藝帶來的評價分析標準缺失。國外已經建立了完整的航空航天零部件標準體系，如歐洲建立的基于歐洲航天局和航空航天零部件協調委員會的零部件標準體系。其目標是使元器件的設計、封裝和制造配套可靠。美國國家航空航天局NASA也獨立建立了航空航天部件的標準體系。在參考現有國際標準的基礎上，結合我國實際特點，我國逐步建立了我國航空航天零部件評價標準體系。但由于SiP產品結構的特殊性，無法按照國內現有的航空航天元器件標準對其可靠性進行有效的評估和評價。因此，開展系統級封裝產品評價標準體系的建設，從航天SiP的設計、封裝、制造等領域形成一整套完整的可靠性評價體系，顯得極為重要和緊迫。產品。

3 結論和建議

介紹了系統級封裝產品在熱應力、機械應力、電磁干擾等情況下的可靠性研究現狀，概述了SiP產品的主要失效機理，分析了系統級封裝產品在可靠性領域存在的問題。用于航空航天的 SiP。根據以上分析，對我國航天用SiP的可靠性提出以下建議：

①以國內航天關鍵機型和關鍵零部件化工產業為引領，持續推動SiP產品全產業自主發展。

②培養一批既了解SiP產品內部結構又了解芯片測試的復合型人才。

③深入開展SiP環境試驗和失效分析研究，開發有效的失效定位技術，建立基于失效機理的SiP可靠性物理模型。

④基于國內航天SiP的內部結構、功能性能、應用環境和失效機理，構建了一套完整的航天SiP可靠性評價標準體系。

作者：傅家佳，李志旭，燕軍，北京振興計量檢測院，楊海生，火箭軍裝備部駐京第六軍事代表處